



Rapport d'avancement sur les travaux de thèse

de M. Yessine Hadj Kacem

Titre de la thèse: Vérification formelle d'ordonnançabilité des systèmes temps réels :
Approche basée sur l'ingénierie dirigée par les modèles

Directeur de thèse: Mohamed ABID

Discipline: Ingénierie des Systèmes Informatiques

La thèse intitulé «Vérification formelle d'ordonnançabilité des systèmes temps réels :
Approche basée sur l'ingénierie dirigée par les modèles», s'intègre dans le cadre du succès
suscité par l'ingénierie dirigée par les modèles pour le développement des systèmes temps
réel. Il s'agit, dans cette thèse, de proposer et développer une approche de spécification,
analyse, vérification et distribution de l'application sur une architecture matérielle.

Ainsi, ce travail s'attache à décrire une méthodologie pour le raffinement itératif de modèles
d'analyse d'ordonnançabilité. Nous nous appuyons plus particulièrement sur le profil UML
(Unified Modeling Language) MARTE (Modeling and Analysis of Real Time and Embedded
system) standardisé récemment par l'OMG (Object Management Group). A la différence des
techniques déjà existantes, le procédé à proposer est capable d'une part de s'intégrer au sein
d'un processus de transformation de modèles et d'autre part de guider l'implémentation de
l'application sur l'architecture matérielle

Nous proposons un processus de génération permettant d'allouer une application formellement
vérifiée sur une plateforme. Dans le cadre de nos travaux nous nous focalisons sur la
proposition d'une extension des Réseaux de Petri comme technique formelle pour la
vérification des contraintes temporelles.

Les travaux menés dans le cadre de cette thèse, qui n'est qu'une continuation des
travaux de Mastère, ont fait l'objet d'importantes publications dont cinq dans des conférences
internationales et deux dans des journaux dont l'une est acceptée et l'autre est soumise.